| Ještě doplnění k WD279x, paralelní provoz čipů na D0..D7: | |
[3] Přehlédl jsem text na straně 1-92 (druhá strana manuálu v .pdf) - jde o
popis vývodů:
CLK: This input requires a free-running 50% duty cycle square wave clock for
internal timing reference, 2 MHz +/- 1% for 8" drives, 1 MHz +/- 1% for
mini-floppies.
Tady je to napsáno úplně jasně.
[4a] Koexistence více obvodů na D0..D7, to je celkem zajímavý námět k
diskusi. Dovolím si ocitovat z Mikrobáze 4/1988, článek "Sharp", ing. Martin
Váňa:
"Datová sběrnice je vnitřně rozváděna bez posílení, na konektory pro
rozšíření systému je ale přivedena přes obousměrný oddělovač typu
74LS245."
Tak čím vším je tedy Zilog při zápisu na D0..D7 zatížen?
- 74LS245 na zákl. desce (i toto je v onom případě "spotřebič")
- PIO
- 8255
- 8253
- zvukový obvod Texas (zatěžuje stále?)
- GDG
- hlavní paměť (dá se brát jako jeden celek)
- 2x LS365 (pro čtení z joysticků) - výstupní zařízení, můžeme
zanedbat
- EPROM - výstupní zařízení, můžeme zanedbat
EPROM a budiče joysticků jsou aktivní jen při čtení.
Je toho celkem dost, že? A myslím si, že totéž musí vydržet i WD279x,
např. provoz s kartou v druhém slotu, kde by bylo SIO a IDE16 pohromadě
(teoretický příklad).
Zkusil jsem otestovat WD2791 v roli zatěžovatele D0..D7, odebral jsem PROM a
MHB8287, Chip Select WDčka byl HIGH):
- napětí na datových vodičích bylo 0,3V (sonda neukázala LOW, spíš stav
"open pin")
- proud ampérmetrem připojeným mezi DAL0 a tvrdých +5V -> 0 mikroamp.
- proud ampérmetrem připojeným mezi DAL0 a GND -> cca 3 mikroamp.
Test obvodu 74LS243 "na stole" (zapojen jednosměrně, výstupy bez zátěže,
Ucc 5,24V):
- odběr 30mA
- napětí na nezapojeném vstupu (na výstupu) -> 2,17V (4,50V - HIGH)
- napětí na vstupu připojenému ke GND (na výstupu) -> 0V (0,11V - LOW)
- napětí na vstupu připojenému k +5V (na výstupu) -> 5,24V (4,40V - HIGH)
- proud ampérmetrem připojeným mezi vstup a tvrdých +5V -> 0 mikroamp.
- proud ampérmetrem připojeným mezi vstup a GND -> 70 mikroamp.
Podle mě je to víc než přijatelné. Pokud by např. v druhém slotu bylo SIO
(a další periferie připojená přes LS243), nevidím důvod, proč by byl
pasivní WD2791 v prvním slotu příčinou k přetěžování SIA, pokud by
vysílalo data při IN A, ("port SIO"). Stejně tak naopak.